Z1:第一台祖思机的架构与算法

Z1:第一台祖思机的架构与算法

正文是对舆论《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的粤语翻译,已征得原作者Raul
Rojas
的允许。感谢Rojas助教的支撑与辅助,感谢在美留学的莫逆之交——在阿拉伯语方面的指引。本人英文和专业水准有限,不妥之处还请批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas
.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

本文第一次给出了对Z1的概括介绍,它是由德意志发明家康拉德(Conrad)·祖思(Konrad
Zuse
)1936~1938年之间在柏林(Berlin)大兴土木的机械式总括机。文中对该电脑的重要社团零件、高层架构,及其零件之间的多少交互举行了描述。Z1能用浮点数进行四则运算。从穿孔带读入指令。一段程序由一多样算术运算、内存读写、输入输出的下令构成。使用机械式内存存储数据。其指令集没有实现规范分支。

即使,Z1的架构与祖思在1941年实现的继电器总计机Z3非常相似,它们之间依然存在着醒目标差别。Z1和Z3都经过一层层的微指令实现各项操作,但前者用的不是旋转式开关。Z1用的是数字增量器(digital
incrementer
)和一套状态位,它们可以转换成功能于指数和倒数单元以及内存块的微指令。总括机里的二进制零件有着立体的教条结构,微指令每一回要在12个层片(layer)中指定一个运用。在浮点数规格化方面,没有设想最后多少个为零的可怜处理,直到Z3才弥补了这或多或少。

文中的知识源自对祖思为Z1复制品(位于德国首都德(Lynd)意志技术博物馆)所画的设计图、一些信件、台式机中草图的周全琢磨。尽管这台电脑从1989年展览至今(停运状态),始终不曾有关其系统布局详细的、高层面的阐发可寻。本文填补了这一空白。

1 康拉德·祖思与Z1

德意志发明家康拉德(Conrad)·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年之内做过部分小型机械线路的实验)。在德意志联邦共和国,祖思被视为统计机之父,即使他在第二次世界大战期间修建的总结机在毁于火灾之后才为人所知。祖思的正统是夏洛腾堡文大学(Technische
Hochschule
Charlottenburg
)(现今的柏林(Berlin)体育大学)的土木。他的首先份工作在亨舍尔集团(Henschel
Flugzeugwerke
),这家铺子刚刚从1933年起来建造军用飞机\[1\]。这位25岁的小年轻,负责完成生产飞机部件所需的一大串结构统计。而她在学童时代,就早已先河考虑机械化统计的可能性\[2\]。所以他在亨舍尔才干了多少个月就辞职,建造机械总计机去了,还开了协调的店铺,事实也正是世界上率先家电脑集团。

注1:Conrad·祖思建造总计机的高精度年表,来自于他从1946年二月起手记的小本子。本子里记载着,V1建造于1936~1938年间。

在1936~1945年之间,祖思根本停不下来,哪怕被一次长时间地召去前线。每四次都最后被召回柏林(Berlin),继续从事在亨舍尔和和气集团的做事。在这九年间,他修建了前日我们所知的6台微机,分别是Z1、Z2、Z3、Z4,以及规范领域的S1和S2。后四台建筑于第二次世界大战起头之后。Z4是在世界大战结束前的几个月里建好的。祖思一起先给它们的简称是V1、V2、V3、V4(取自实验模型或者说原型(Versuchsmodell)的首字母)。战争结束将来,他把V改成了Z,原因很显明译者注。V1(也就是后来的Z1)是项迷人的黑科技:它是台全机械的处理器,却从未用齿轮表示十进制(前个世纪的巴贝奇这样干,正在做霍尔瑞斯制表机的IBM也如此干),祖思要建的是一台全二进制总结机。机器基于的构件里用小杆或金属板的直线移动表示1,不移步表示0(或者相反,因部件而异)。祖思开发了新式的教条逻辑门,并在她父母家的会客室里做出第一台原型。他在自传里提到了发明Z1及后续总结机背后的故事\[2\]

翻译注:祖思把V改成Z,是为着避免与韦纳·冯·布卢尔恩(Wernher von
Braun)研制的运载火箭的型号名相混淆。

Z1身为机械,却竟也是台现代处理器:基于二进制,使用浮点型表示数据,并能举行四则运算。从穿孔带读入程序(固然并未原则分支),统计结果可以写入(16字大小的)内存,也可以从内存读出。机器周期在4Hz左右。

Z1与1941年建成的Z3十分相像,Z3的序列布局在《安娜ls of the History of
Computing》中已有描述\[3\]。但是,迄今仍尚未对Z1高层架构细节上的演说。最初这台原型机毁于1943年的一场空袭。只幸存了一部分机械部件的草图和相片。二十世纪80年间,康拉德(Conrad)·祖思在退休多年后头,在西门子和其他一些德意志联邦共和国赞助商的拉扯之下,建造了一台完整的Z1复制品,今藏于柏林(Berlin)的技艺博物馆(如图1所示)。有两名做工程的学生帮着她做到:那几年间,在德意志联邦共和国欣费尔德的自我里,他备好一切图纸,精心绘制每一个(要从钢板上切割出来的)机械部件,并亲身监工。Z1复产品的首先套图纸在1984制图。1986年1月,祖思画了张时间表,预期能在1987年1四月完结机器的修建。1989年,机器移交给柏林(Berlin)博物馆的时候,做了重重次运行和算术运算的演示。但是,Z1复出品和事先的原型机一样,一贯都不够可靠,不可能在无人值守的意况下长日子运作。甚至在揭幕仪式上就挂了,祖思花了几个月才修好。1995年祖思去世之后,这台机器就再没有启动过。

图1:德国首都Z1复成品一瞥(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

虽然大家有了德国首都的Z1复制品,命局却第二次同我们开了笑话。除了绘制Z1复制品的图样,祖思并没有标准地把有关它从头至尾的详实描述写出来(他本意想付出当地的高校来写)。这事情本是万分必要的,因为拿复制品和1938年的Z1照片对照,前者明确地「现代化」了。80年份高精密的教条仪器使祖思得以在大兴土木机器时,把钢板制成的层片排布得更加紧密。新Z1很领会比它的前身要小得多。而且有没有在逻辑和教条上与前身一一对应也不好说,祖思有可能收到了Z3及此外后续机器的阅历,对复制品做了革新。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58个、最后乃至12个机械层片之间注2。祖思没有留给详细的封面记录,大家也就莫名其妙。更不好的是,祖思既然第二次修建了Z1,却仍然不曾预留关于它综合性的逻辑描述。他就像那一个老牌的钟表匠,只画出表的预制构件,不做过多阐释——一级的钟表匠确实也不需要过多的验证。他这四个学生只帮助写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林(Berlin)博物院的参观者只可以看着机器内部成千上万的构件感叹。惊讶之余就是根本,即便专业的总括机地理学家,也不便设想这头机械怪物内部的工作机理。机器就在此时,但很不幸,只是尸体。

注2:你可以在大家的网页「Konrad Zuse Internet
Archive
」上找到Z1复制品的拥有图纸。

图2:Z1的教条层片。在左侧可以看见八片内存层片,左边可以望见12片电脑层片。底下的一堆杆子,用来将时钟周期传递到机械的每个角落。

为写这篇随想,大家仔细商量了Z1的图形和祖思记事本里零散的笔记,并在实地对机械做了汪洋的观赛。这么多年来,Z1复产品都没有运行,因为内部的钢板被压弯了。我们查阅了领先1100张机器部件的放大图纸,以及15000页的笔记本内容(即使其中唯有一小点有关Z1的音讯)。我只赏心悦目到一段总结机一部分周转的短视频(于几近20年前录制)。奥克兰的德国博物馆收藏了祖思杂谈里冒出的1079张图纸,柏林的技能博物馆则收藏了314张。幸运的是,一些图纸里富含着Z1中一些微指令的概念和时序,以及一些祖思一位一位手写出来的例子。这些事例可能是祖思用以检验机器内部运算、发现bug的。这多少个音信似乎罗塞塔石碑,有了它们,我们得以将Z1的微指令和图纸联系起来,和我们尽管领略的继电器统计机Z3(有任何线路信息\[5\])联系起来。Z3基于与Z1一样的高层架构,但仍存在一些首要差距。

正文由浅入深:首先,明白一下Z1的分块结构、机械部件的布局,以及祖思用到的一部分机械门的事例。而后,进一步深刻Z1的主导组件:时钟控制的指数和最后多少个加法单元、内存、算术运算的微体系器。介绍了机械零件之间怎么相互效率,「安顺治」式的钢板布局哪些协会测算。切磋了乘除法和输入输出的经过。最后简短总括了Z1的野史身份。

2 分块结构

Z1是一台时钟控制的机械。作为机械设备,其时钟被剪切为4个子周期,以机械部件在4个相互垂直的矛头上的运动来代表,如图3所示(左侧「Cycling
unit」)。祖思将四回活动称为一回「衔接(engagement)」。他计划实现4Hz的钟表周期,但德国首都的复制品始终连1Hz(4衔接/秒)都超不过。以这速度,一次乘法运算要耗时20秒左右。

图3:遵照1989年的复制品,所得的Z1(1936~1938年)框图。原Z1的内存容量唯有16字,而不是64字。穿孔带由35分米电影胶卷制成。每一项指令以8比特位编码。

Z1的无数风味被新兴的Z3所选拔。以现行的眼光来看,Z1(见图3)中最关键的改制如有:

  • 按照完全的二进制架构实现内存和总结机。

  • 内存与电脑分离。在复制品中,机器大约一半由内存和穿孔带读取器构成。另一半由电脑、I/O控制台和微控制单元构成。原Z1的内存容量是16字,复制品是64字。

  • 可编程:从穿孔带读入8比特长的指令(其中2位表示操作码译者注、6位代表内存地址,或者以3位代表四则运算和I/O操作的操作码)。因而指令只有8种:四则运算、内存读写、从十进制面板读入数据、将结果寄存器里的内容展现到十进制展板。

翻译注:应是指内存读写的操作码。

  • 内存和总结机中的内部数据以浮点型表示。于是,处理器分为多少个部分:一部分处理指数,另一有些处理最后多少个。位于二进制小数点前面的最后几个占16个比特。(规格化的浮点数)小数点左侧这位永远是1,不需要存。指数占7位,以2的补数格局表示(-64~+63)。用额外的1个比特来储存浮点数的标志位。所以,存储器中的字长为24位(16位倒数、7位指数、1位标志位)。

  • 参数或结果为0的奇特情况(规格化的最后几个不可以代表,它的第一位永远是1)由浮点型中至极的指数值来拍卖。那一点到了Z3才落实,Z1及其仿制品都尚未兑现。因而,Z1及其仿制品都处理不了中间结果有0的情状。祖思知道这一短板,但他留到更易接线的继电器总计机上去解决。

  • CPU是微代码结构的:操作被分解成一雨后春笋微指令,一个机械周期一条微指令。微指令在算术逻辑单元(ALU)之间爆发实际的数据流,ALU不停地运作,每个周期都将多少个输入寄存器里的数加两遍。

  • 不可捉摸的是,内存和总结机可以分别独立运行:只要穿孔带给出命令,内存就在通信接口写入或读取数据。处理器也将在推行存取操作时在通信接口写入或读取。可以关闭内存而只运行处理器,此时原本来自内存的数据将变为0。也得以关了处理器而只运行内存。祖思因此得以独立调试机器的六个部分。同时运转时,有一根总是两者周期单元的轴将它们一起起来。

Z1的此外改正与后来Z3中反映出来的想法相似。Z1的指令集与Z3几乎一模一样,但它算不了平方根。Z1利用放任的35分米电影软片作为穿孔带。

图3出示了Z1复制品的悬空图。注意机器的两个首要部分:上半有些是内存,下半部分是电脑。每部分都有其和谐的周期单元,每个周期更为分为4个样子上(由箭头标识)的教条移动。那个移动能够靠分布在盘算部件下的杠杆带动机器的此外部分。一回读入一条穿孔带上的下令。指令的持续时间各不相同。存取操作耗时一个周期,其他操作则需要多少个周期。内存地址位于8位操作码的低6位比特中,允许程序员寻址64个地点。

如图3所示译者注,内存和总计机通过互动各单元之间的缓存举行通信。在CPU中,倒数的其中表示扩到了20位:二进制小数点前加两位(以表示二进制幂21和20),还有两位表示最低的二进制幂(2-17和2-18),意在提高CPU中间结果的精度。处理器中20位的倒数能够表示21~2-18的二进制幂。

翻译注:原文写的是图1,我觉着是笔者笔误,应为图3。

解码器从穿孔带读取器得到指令,判断好操作之后先河按需控制内存单元和电脑。(遵照加载指令)将数从内存读到CPU三个浮点数寄存器之一。再依据另一条加载指令将数从内存读到另一个CPU寄存器中。那多少个寄存器在电脑里可以相加、相减、相乘或相除。那类操作既关系最后多少个的相加,也波及指数的加减(用2的补码加法器)。乘除结果的标记位由与解码器直接相接的「符号单元」处理。

戳穿带上的输入指令会使机器停止,以便操作人员由此拨动机械面板上的4个十进制位输入数据,同时经过一根小杆输入指数和标志。而后操作员可以重启机器。输出指令也会使机器截至,将结果寄存器中的内容体现到十进制机械面板上,待操作员按下某根小杆,机器重新运行。

图3中的微序列器和指数倒数加法单元共同组成了Z1总结能力的为主。每项算术或I/O操作都被细分为两个「阶段(phases)」。而后微系列器起首计数,并在加法单元的12层机械部件中甄选相应层片上正好的微操作。

因此举例来说,穿孔带上最小的次序可以是这样的:1)
从地点1(即第1个CPU寄存器)加载数字;2)
从地点2(即第2个CPU寄存器)加载数字;3) 相加;4)
以十进制彰显结果。这几个程序由此允许操作员预先定义好一坨运算,把Z1当做简单的机械总括器来用。当然,这一多级运算可能长得多:时得以把内存当做存放常量和中间结果的堆栈,编写自动化的文山会海运算(在新生的Z4总结机中,做数学总结的穿孔带能有两米长)。

Z1的体系布局得以用如下的当代术语来总计:这是一台可编程的通用浮点型冯·诺依曼机(处理器和内存分离),有着只读的外表程序,和24位、16字的积存空间。可以接过4位数的十进制数(以及指数和符号)作为输入,然后将更换为二进制。可以对数据开展四则运算。二进制浮点型结果可以转移回科学记数法表示的十进制数,方便用户读取。指令中不包含条件或无条件分支。也并未对结果为0的这一个处理。每条指令拆解为机械里「硬接线」的微指令。微体系器规划着微指令的施行。在一个仅存的机器运行的视频中,它好似一台机子。但它编织的是数字。

3 机械部件的布局

德国首都的Z1复制品布局至极明晰。所有机械部件似乎皆以完善的法门布放。大家先前提过,对于电脑,祖思至少设计了6个版本。不过紧要构件的争持地方一先河就确定了,大致能彰显原Z1的教条布局。重要有七个部分:分别是的内存和电脑,由缝隙隔开(如图3所示)。事实上,它们各自设置在带滚轮的案子上,可以扯开了开展调剂。在档次方向上,能够进一步把机器细分为涵盖总括部件的上半有些和带有所有联合杠杆的下半部分。参观者唯有弯腰往总括部件下头看才能看出Z1的「地下世界」。图4是计划性图里的一张绘稿,呈现了统计机中部分总结和协同的层片。请看这12层总计部件和下侧区域的3层杠杆。要掌握这么些绘稿是有多难,这张图纸就是个绝好的例子。下面就算有众多关于各部件尺寸的底细,但差一点从不其坚守方面的表明。

图4:Z1(指数单元)总结和一道层片的设计图

图5是祖思画的Z1复制品俯视图,突显了逻辑部件的遍布,并标明了各类区域的逻辑效能(这幅草图在20世纪90年间公开)。在上半部分,我们可以看来3个存储仓。每个仓在一个层片上得以储存8个8比特长的字。一个仓有8个机械层片,所以总共能存64字。第一个存储仓(10a)用来存指数和符号,后五个(10b、10c)存低16位的最后多少个。用这么的比特分布存放指数和倒数,只需构建3个精光一致的8位存储仓,简化了形而上学结构。

内存和处理器之间有「缓存」,以与电脑(12abc)举行多少交互。不可能在穿孔带上间接设常数。所有的多寡,要么由用户从十进制输入面板(图右边18)输入,要么是总结机自己算得的中档结果。

图中的所有单元都不过体现了最顶上的一层。切记Z1可是建得犹如一坨机械「聊城治」。每一个测算层片都与其左右层片严酷分离(每一层都有金属的地板和天花板)。层间的通信靠垂直的小杆实现,它们可以把移动传递到上层或下层去。画在象征总结层片的矩形之间的小圆圈就是这个小杆。矩形里那么些稍大一些的圈子代表逻辑操作。我们能够在各类圆圈里找见一个二进制门(纵贯层片,每个圆圈最多有12个门)。遵照此图,我们得以估摸出Z1中逻辑门的数据。不是具有单元都如出一辙高,也不是享有层片都布满着机械部件。保守估计,共有6000个二进制零件构成的门。

图5:Z1示意图,体现了其机械结构的分区。

祖思在图5中给机器的两样模块标上号。各模块的效应如下:

内存区域

  • 11a:6位内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数和标记的存储仓
  • 10b、10b:倒数小数部分的存储仓
  • 12abc:加载或存储操作下与电脑交互的接口

电脑区域

  • 16:控制和标记单元
  • 13:指数部分中六个ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化最后多少个的20位ALU(18位用于小数部分)
  • 17:微代码控制
  • 18:右边是十进制输入面板,左边是出口面板

不难想象这幅示意图中从上至下的精打细算流程:数据从内存出来,进入几个可寻址的寄存器(我们称为F和G)。这多少个寄存器是顺着区域13和14ab分布的。再把它们传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。能够采取「反译」(从二进制转换为十进制)指令将结果显示为十进制。

下边咱们来看看各类模块更多的底细,集中琢磨紧要的盘算部件。

4 机械门

知情Z1机械结构的最好办法,莫过于搞懂这一个祖思所用的二进制逻辑门的概括例子。表示十进制数的经文格局根本是旋钮表盘。把一个齿轮分为10个扇区——旋转齿轮可以从0数到9。而祖思早在1934年就决定使用二进制系统(他随即莱布尼兹称之为「the
dyadic
system」)。在祖思的技巧中,一块平板有五个岗位(0或1)。可以由此线性移动从一个气象转移到另一个气象。逻辑门依据所要表示的比特值,将运动从一块板传递到另一块板。这一协会是立体的:由堆叠的生硬组成,板间的活动通过垂直放置在平板直角处的圆柱形小杆或者说销钉实现。

大家来看望两种基本门的例子:合取、析取、否定。其利害攸关思想可以有多种机械实现,而有创意如祖思总能画出适应机器立体结构的最佳方案。图6译者注显示了祖思口中的「基本门(elementary
gate
)」。「使动板(actor
plate
)」能够用作机器周期。这块板循环地从右向左再向后活动。下边一块板含着一个数据位,起着决定效用。它有1和0五个地方。贯穿板洞的小杆随着平板水平位移(自身保障垂直)。如果地点的板处于0地方,使动板的活动就不可能传递给受动板(actuated
plate
)(见图6左)。假如数量位处于1岗位,使动板的移位就可以传递给受动板。这就是康拉德·祖思所谓的「机械继电器」,就是一个可以闭合机械「电流」的开关。该基本门以此将数据位拷贝到受动板,那些数据位的位移方向转了90度。

翻译注:原文「Fig. 5」应为笔误。

图6:基本门就是一个开关。如果数量位为1,使动板和受动板就创立连接。假如数额位为0,连接断开,使动板的活动就传递不了。

图7出示了这种机械布局的俯视图。可以看看使动板上的洞口。褐色的控制板可以将圆圈(小杆)拉上拉下。当小杆处于能被使动板扯动的岗位时,受动板(红色)才足以左右活动。每一张机械俯视图右边都画有同一的逻辑开关。数据位能开闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯把开关画在0地方,如图7所示。他习惯让受动板被使动板推动(图7右),而不是带动(图7左)。至此,要构建一个非门就很粗略了,只需数据位处于0时闭合、1时断开的开关(如图7底部两张图所示)译者注

翻译注:约等于与图6的逻辑相反。

有了教条继电器,现在得以一贯构建余下的逻辑操作了。图8用抽象符号映现了机器中的必备线路。等效的机械装置应该不难设想。

图7:三种基本门,祖思给出了机械继电器的肤浅符号,把继电器画成了开关。习惯上,数据位始终画在0地点。箭头指示着活动方向。使动板可以往左拉(如图左)或往右推(如图右)。机械继电器的上马地点可以是虚掩的(如图下两幅图所示)。这种景观下,输出与数码位相反,继电器就是非门。

图8:一些由机械继电器构建的逻辑门。图中,最底部的是一个XOR,它可由包含两块受动板的教条继电器实现。等效的教条结构不难设计。

当今谁都足以构建友好的祖思机械总计机了。基础零部件就是机械继电器。可以计划更复杂的连续(比如含有两块受动板的继电器),只是相应的教条结构只好用平板和小杆构建。

构建一台完整的总括机的要害难题是把持有部件相互连接起来。注意数据位的活动方向连接与结果位的位移方向正交。每两次完整的逻辑操作都会将机械移动旋转90度。下一遍逻辑操作又把活动旋转90度,以此类推。四门之后,回到最初的活动方向。这就是为啥祖思用东南西北作为周期单位。在一个机械周期内,可以运行4层逻辑统计。逻辑门既可粗略如非门,也可复杂如含有两块受动板(如XOR)。Z1的时钟表现为,4次对接内形成一遍加法:衔接IV加载参数,衔接I和II总结部分和与进位,衔接III总计最终结出。

输入的数码位在某层上活动,而结果的数额位传到了别层上去。意即,小杆可以在机械的层片之间上下传递比特。大家将在加法线路中观看那一点。

至此,图5的内蕴就更增长了:各单元里的圆形正是祖思抽象符号里的圈子,并显示着逻辑门的事态。现在,我们得以从机械层面提高,站在更逻辑的惊人探究Z1。

Z1的内存

内存是眼前我们对Z1领会最透彻的一些。Schweier和Saupe曾于20世纪90年代对其有过介绍\[4\]。Z4——Conrad·祖思于1945年完成的继电器统计机——使用了一种分外类似的内存。Z4的统计机由电话继电器构建,但其内存仍是机械式的,与Z1相似。近来,Z4的机械式内存收藏于德国博物馆。在一名学童的扶持下,我们在电脑中仿真出了它的运作。

Z1中多少存储的要紧概念,就是用垂直的销钉的两个岗位来代表比特。一个职务表示0,另一个职务表示1。下图突显了哪些通过在两个地方之间往来移动销钉来设置比特值。

图9:内存中的一个机械比特。销钉放置于0或1的职位。可读取其地方。

图9(a)译者注体现了内存中的四个比特。在步骤9(b)中,纵向的控制板带着销钉上移。步骤9(c)中,两块横向的使动板中,下侧这块被销钉和控制板推动,上侧这块没被推向。步骤9(d)中,比特位移回到伊始地方,而后控制板将它们移到9(a)的职务。从这么的内存中读取比特的进程具有破坏性。读取一位之后,必须靠9(d)的回移还原比特。

翻译注:作者没有在图中标注abcd,左上为(a),右上为(b),左下为(c),右下为(d)。另,这组插图有点抽象,我也是盯了遥远才看懂,它是俯视图,棕色的小正方形是销钉,纵向的长方形是控制板,销钉在控制板上的矩形形洞里活动(五个岗位表示0和1),横向的两块带尖齿的长方形是使动板。

由此解码6位地点,寻址字。3位标识8个层片,另外3位标识8个字。每一层的解码线路是一棵典型的三层继电器二进制树,这和Z3中同样(只是树的层数不同)。

我们不再追究机械式内存的布局。更多细节可参见文献[4]。

Z1的加法单元

战后,Conrad·祖思在一份文档里介绍过加法单元,但Z1复出品中的加法单元与之不同。这份文档\[6\]中,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复成品中,加法单元使用四个XOR和一个AND。

前两步总计是:a) 待相加的五个寄存器按位XOR,保存结果;b)
待相加的六个寄存器按位AND,保存结果。第三步就是按照前两步总结进位。进位设好之后,末了一步就是对进位和率先步XOR的结果开展按位XOR运算。

下边的例证体现了怎么用上述手续完成两数的二进制相加。

Conrad·祖思发明的微处理器都利用了「预进位」。比起在各二进制位之间串行地传递进位,所有位上的进位可以一步成功。上边的事例就表达了这一历程。第一次XOR暴发不考虑进位意况下两个寄存器之和的中游结果。AND运算暴发进位比特:进位要传播左侧的比特上去,只要那些比特在前一步XOR运算结果是1,进位将持续向左传递。在演示中,AND运算产生的最低位上的进位造成了两回进位,最终和第一次XOR的结果举办XOR。XOR运算爆发的一列连续的1犹如机车,牵引着AND所暴发的进位,直到1的链条断裂。

图10所示就是Z1复制品中的加法线路。图中显得了a杆和b杆这五个比特的相加(假设a是寄存器Aa中的第i个比特,b是寄存器Ab中的第i个比特)。使用二进制门1、2、3、4并行举办XOR和AND运算。AND运算功能于5,发生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或让它保持断开。7是将XOR的结果传给上层的匡助门。8和9测算最后一步XOR,完成总体加法。

箭头标明了各部件的活动。4个方向都上阵了,意即,一次加法运算,从操作数的加载到结果的变型,需要一整个周期。结果传递到e杆——寄存器Ae的第i位。

加法线路位于加法区域的第1、2、3个层片(如后头的图13所示)。康拉德(Conrad)·祖思在未曾正式受过二进制逻辑学培训的情形下,就整出了预进位,实在了不足。连第一台大型电子总结机ENIAC选用的都只是十进制累加器的串行进位。巴黎综合理工的马克I用了预进位,不过十进制。

图10:Z3的加法单元。从左至右完成运算。首先按位AND和XOR(门1、2、3、4)。衔接II总计进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的连串器

Z1中的每一项操作都得以表明为一层层微指令。其经过按照一种叫做「准则(criteria)」的报表实现,如图11所示,表格由成对放置的108块金属板组成(在此我们只能看到最顶上——即层片12——的一对板。剩下的位于这两块板下边,合共12层)。用10个比特编排表格中的条目(金属板本身):

  • 比特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是规范位,由机械的其余部分装置。举个例子,当S0=1时,加法就转换成了减法。
  • 比特Ph0、Ph1、Ph2、Ph3、Ph4用于对一条指令中的微周期(或者说「阶段」)计数。比如,乘法运算消耗20个级次,于是Ph0~Ph4这多少个比特在运算过程中从0增长到19。

这10个比特意味着,理论上我们可以定义多达1024种不同的条件或者说情形。一条指令最多可占32个等级。这10个比特(操作码、条件位、阶段)推动金属销(图11中涂灰者),这个金属销hold住微控制板以防它们弹到左侧或右手(如图所示,每块板都连着弹簧)。微控制板上遍布着不同的齿,那些齿决定着以当下10根控制销的职务,是否足以阻碍板的弹动。每块控制板都有个「地址」。当这10位控制比特指定了某块板的地址,它便足以弹到右侧(针对图11中上侧的板)或左边(针对图11中下侧的板)。

操纵板弹到右手会按到4个原则位(A、B、C、D)。金属板遵照对应准则切割,从而按下A、B、C、D不同的结缘。

是因为那个板分布于机器的12个层片上,
激活一块控制板自然也表示为下一步的操作选好了对应的层片。指数单元中的微操作可以和倒数单元的微操作并行初始,毕竟两块板可以同时弹动:一块向左,一块向右。其实也足以让五个不同层片上的板同时朝右弹(右边对应倒数控制),但机械上的局限限制了如此的「并行」。

图11:控制板。板上的齿按照Op2~Ph0这10个比特所对应的金属销(绿色)的岗位,hold住板。指定某块板的「地址」,它便在弹簧的效应下弹到右手(针对上侧的板)或左侧(针对下侧的板)。从12层板中指定一块板的同时意味着选出了履行下一步操作的层片。齿状部分A、B、C或D能够裁剪,从而实现在按下微控制单元里的销钉后,只进行必要的操作。图中,上侧的板已经弹到了右边,并按下了A、C、D三根销钉。

之所以控制Z1,就一定于调整金属板上的齿,以使它们可以响应具体的10比特结合,去功能到左右边的单元上。左边控制着统计机的指数部分。左边控制着倒数部分。选项A、B、C、D是互斥的,意即,微控制板只选这多少个(就是唯一不被按下的相当)。

6 统计机的数据通路

图12展示了Z1的浮点数处理器。处理器分别有一条处理指数(图左)和一条处理倒数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7个比特和记录倒数的17个比特构成。指数-最后多少个对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的标志由外部的一个标记单元处理。乘除结果的记号在测算前查获。加减结果的符号在测算后得出。

我们得以从图12中看看寄存器F和G,以及它们与统计机其他部分的涉嫌。ALU(算术逻辑单元)包含着四个浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一向就是ALU的输入,用于加载数值,仍可以按照ALU的输出Ae和Be的总线反馈,保存迭代过程中的中间结果。

Z1中的数据总线使用「三态」形式,意即,诸多输入都足以推到同一根数据线(也是个机械部件)上。不需要「用电」把数据线和输入分离开来,因为根本也未尝电。因着机械部件没有挪动(没有推向)就意味着输入0,移动(推动)了就表示输入1,部件之间不设有争持。假设有三个部件同时往一根数据线上输入,唯一重要的是承保它们能依照机器周期按序执行(推动只在一个样子上生效)。

图12:Z1中的处理器数据通路。左半部分对应指数的ALU和寄存器,右半部分对应最后几个的。可以将结果Ae和Be反馈给临时寄存器,可以对它们举行取负值或挪动操作。直接将4比特长的十进制数逐位(每一位占4比特)拷至寄存器Ba。而后对其开展十进制到二进制的转换。

程序员能接触到的寄存器只有(Af,Bf)和(Ag,Bg)。它们从不地址:加载指令第一个加载的寄存器是(Af,Bf),第二个加载的是(Ag,Bg)。加载完六个寄存器,就可以起来算术运算了。(Af,Bf)同时还是算术运算的结果寄存器。(Ag,Bg)在三回算术运算之后方可隐式加载,并卫冕承担新一轮算术运算的第二个参数。这种寄存器的施用方案和Z3相同。但Z3中少了(Ag,Bg)。其主寄存器和辅寄存器之间的搭档比Z1更复杂。

从电脑的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不同类其余数目:来自另外寄存器的值、常数(+1、-1、3、13)、其他寄存器的取负值、ALU反馈回来的值。可以对ALU的出口举办取负值或移动操作。以象征与2n相乘的矩形框表示左移n位;以与2n相除表示右移n位。这么些矩形框代表所有相应的移动或求补逻辑的机械线路。举个例子,寄存器Ba和Bb相加的结果存于Be,可以对其展开多种转移:可以取反(-Be)、可以右移一或两位(Be/2、Be/4)、或可以左移一或三位(2Be、8Be)。每一种转移都在组成ALU的教条层片中存有各自对应的层片。有效总计的相干结果将盛传给寄存器Ba或Bb。具体是哪些寄存器,由微控制器指定的、激活相应层片的小杆来指定。总计结果Be也得以直接传至内存单元(图12尚未画出相应总线)。

ALU在各类周期内都举行五次加法。ALU算完后,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

图13:处理器中各队操作的分层式空间布局。Be的移位器位于右边那一摞上。加法单元分布在最左边这三摞。Bf的移位器以及值为10<sup>-16</sup>的二进制数位于右边那一摞。总括结果通过左边标Res的线传至内存。寄存器Bf和Bg从内存得到值,作为第一个(Op1)和第二个操作数(Op2)。

寄存器Ba有一项特殊使命,就是将四位十进制的数转换成二进制。十进制数从机械面板输入,每一位都转换成4个比特。把这么些4比特的组合直接传进Ba(2-13的职位),将第一组4比特与10相乘,下一组与这一个当中结果相加,再与10相乘,以此类推。举个例子,倘若大家想更换8743这么些数,先输入8并乘以10。然后7与那多少个结果相加,所得总数(87)乘以10。4再与结果(870)相加,以此类推。如此实现了一种将十进制输入转换为二进制数的简短算法。在这一过程中,处理器的指数部分不断调整最后浮点结果的指数。(指数ALU中常数13对应213,后文还有对十-二进制转换算法的前述。)

图13还展现了电脑中,倒数部分数据通路各零件的半空中分布。机器最左边的模块由分布在12个层片上的移动器构成。寄存器Bf和Bg(层片5和层片7)直接从左边的内存拿到数据。寄存器Be中的结果横穿层片8回传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储比特值(在上头那幅处理器的横截面图中只可以看到一个比特)。ALU分布在两摞机械上。层片1和层片2完事对Ba和Bb的AND运算和XOR运算。所得结果往右传,右侧负责完成进位以及最后一步XOR运算,并把结果存储于Be。结果Be可以回传、存进内存,也可以以图中的各艺术开展运动,并遵照要求回传给Ba或Bb。有些线路看起来多余(比如将Be载入Ba有二种艺术),但它们是在提供更多的精选。层片12权利地将Be载入Ba,层片9则仅在指数Ae为0时才如此做。图中,标成紫色的矩形框表示空层片,不担负总括任务,任由机械部件穿堂而过。Bf和Bf’之间的矩形框包含了Bf做乘法运算时所需的移位器(处理时Bf中的比特从压低一位初阶逐位读入)。

图14:指数ALU和倒数ALU间的通信。

前天你能够想像出这台机械里的盘算流程了:数据从寄存器F和G流入机器,填入寄存器A和B。执行两遍加法或一多元的加减(以促成乘除)运算。在A和B中频频迭代中间结果直至得到最后结出。最终结出载入寄存器F,而后开端新一轮的测算。

7 算术指令

前文提过,Z1可以展开四则运算。在底下将要探究的报表中,约定用假名「L」表示二进制的1。表格给出了每一项操作所需的一序列微指令,以及在它们的效用下处理器中寄存器之间的数据流。一张表统计了加法和减法(用2的补数),一张表总计了乘法,还有一张表总括了除法。关于二种I/O操作,也有一张表:十-二进制转换和二-十进制转换。表格分为负责指数的A部分和担当最后多少个的B部分。表中各行呈现了寄存器Aa、Ab、Ba、Bb的加载。操作所对应的阶段,在标「Ph」的列中给出。条件(Condition)可以在起头时接触或剥夺某操作。某一行在履行时,增量器会设置条件位,或者总括下一个等级(Ph)。

加法/减法

上边的微指令表,既包含了加法的情状,也蕴含了减法。这二种操作的关键在于,将参预加减的三个数举行缩放,以使其二进制指数相等。假诺相加的五个数为m1×2a和m2×2b。假如a=b,五个最后多少个就足以一直相加。要是a>b,则较小的异常数就得重写为m2×2b-a×2a。第一次相乘,相当于将倒数m2右移(a-b)位(使倒数裁减)。让我们就设m2‘=m2×2b-a。相加的五个数就成为了m1和m2‘。共同的二进制指数为2a。a<b的场地也仿佛处理。

图15:加法和减法的微指令。5个Ph<sup>译者注</sup>完成几遍加法,6个Ph完成三次减法。两数就位之后,检测标准位S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是以此等级,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也有用「phase」(阶段)的,遵照表中音讯,统一用「Ph」更直观,下同。

表中(图15),先找出两数中较大的二进制指数,而后,较小数的最后多少个右移一定位数,至两者的二进制指数相等。真正的相加从Ph4初步,由ALU在一个Ph内到位。Ph5中,检测这一结果最后多少个是否是规格化的,如果不是,则经过运动将其规格化。(在拓展减法之后)有可能出现结果倒数为负的场馆,就将该结果取负,负负得正。条件位S3笔录着这一标志的转移,以便于为末段结出开展必要的标记调整。最后,拿到规格化的结果。

戳穿带读取器附近的标记单元(见图5,区域16)会预先总结结果的记号以及运算的门类。假若大家只要最后多少个x和y都是正的,那么对于加减法,(在分配好标志之后)就有如下四种状态。设结果为z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对此情状(1)和(4),可由ALU中的加法来拍卖。情形(1)中,结果为正。情形(4),结果为负。情形(2)和(3)需要做减法。减法的记号在Ph5(图15)中算得。

加法执行如下步骤:

  • 在指数单元中总计指数之差∆α,
  • 慎选较大的指数,
  • 将较小数的最后多少个右移译者注∆α译者注位,
  • 最后多少个相加,
  • 将结果规格化,
  • 结果的记号与五个参数相同。

翻译注:原文写的是左移,遵照上下文,应为右移,暂且视为作者笔误,下文减法步骤中同。

翻译注:原文写的是「D」,但表中用的是「∆α」,遂纠正,下同。我猜作者在输了一遍「∆α」之后觉得勤奋,打算完稿之后统一替换,结果忘了……全文有那个此类不够严格的底细,大抵是出于尚未专业发表的来头。

减法执行如下步骤:

  • 在指数单元中统计指数的之差∆α,
  • 分选较大的指数,
  • 将较小的数的最后多少个右移∆α位,
  • 倒数相减,
  • 将结果规格化,
  • 结果的标记与相对值较大的参数相同。

标记单元预先算得了符号,最后结出的符号需要与它结合得出。

乘法

对此乘法,首先在Ph0,两数的指数相加(准则21,指数部分)。而后耗时17个Ph,从Bf中二进制倒数的最低位检查到最高位(从-16到0)。每一步,寄存器Bf都右移一位。比特位mm记录着前边从-16的岗位被移出来的那一位。若是移出来的是1,把Bg加到(以前刚右移了一位的)中间结果上,否则就把0加上去。这一算法如此猜想结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

做完乘法之后,尽管倒数大于等于2,就在Ph18司令员结果右移一位,使其规格化。Ph19担负将最终结果写到数据总线上。

图16:乘法的微指令。乘数的倒数存放在(右移)移位寄存器Bf中。被乘数的倒数存放在寄存器Bg中。

除法

除法基于所谓的「但是来余数法」,耗时21个Ph。从高耸入云位到最没有,逐位算得商的相继比特。首先,在Ph0统计指数之差,而后统计最后多少个的除法。除数的最后多少个存放在寄存器Bg里,被除数的最后多少个存放在Bf。Ph0期间,将余数开始化至Bf。而后的每个Ph里,在余数上减去除数。若结果为正,置结果最后多少个的呼应位为1。若结果为负,置结果倒数的相应位为0。如此逐位统计结果的顺序位,从位0到位-16。Z1中有一种机制,可以按需对寄存器Bf举行逐位设置。

比方余数为负,有三种对付策略。在「苏醒余数法」中,把除数D加回到余数(R-D)上,从而重新得到正的余数R。而后余数左移一位(相当于除数右移一位),算法继续。在「不东山再起余数法」中,余数R-D左移一位,加上除数D。由于前一步中的R-D是负的,左移使她恢弘到2R-2D。此时充裕除数,得2R-D,相当于R左移之后与D的差,算法得以延续。重复这一步骤直至余数为正,之后大家就又有何不可减掉除数D了。在下表中,u+2意味着二进制幂中,地方2这儿的进位。若此位为1,表达加法的结果为负(2的补数算法)。

不东山再起余数法是一种总结七个浮点型倒数之商的雅致算法,它省去了蕴藏的步调(一个加法Ph的时耗)。

图17:除法的微指令。Bf中的被除数逐位移至一个(左移)移位寄存器中。除数保存在Bg中。<sup>译者注</sup>

翻译注:原文写的是除数在Bf、被除数在Bg,又是一处显然的笔误。

奇怪的是,Z3在做除法时,会先测试Ba和Bb之差是否可能为负,若为负,就走Ba到Be的一条捷径总线使减去的除数无效(废弃这一结出)。复制品没有行使这一措施,然则来余数法比它优雅得多。

8 输入和输出

输入控制台由4列、每列10块小盘构成。操作员可以在每一列(从左至右分别为Za3、Za2、Za1、Za0)上拨出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09的二进制值。

自此Z1的处理器负责将各十进制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再乘以10。多少个位,皆如是重复。Ph7过后,4位十进制数的二进制等效值就在Be中出生了。Ph8,如有需要,将最后多少个规格化。Ph7将常数13(二进制是LL0L)加到指数上,以管教在最后多少个-13的职位上输入数。

用一根小杆设置十进制的指数。Ph9中,这根小杆所处的职位代表了输入时要乘多少次10。

图18:十-二进制转换的微指令。通过机械设备输入4位十进制数。

图19中的表显示了哪些将寄存器Bf中的二进制数转换成在出口面板上出示的十进制数。

为免遭受要处理负十进制指数的情形,先给寄存器Bf中的数乘上10-6(祖思限制了机器只可以操作大于10-6的结果,尽管ALU中的中间结果可以更小些)。这在Ph1成功。这一乘法由Z1的乘法运算完成,整个经过中,二-十进制译者注转移保持「挂起」。

翻译注:原文写的十-二进制,目测笔误。

图19:二-十进制转换的微指令。在机械设备上显示4位十进制数。

然后,倒数右移两位(以使二进制小数点的左手有4个比特)。最后多少个持续位移,直到指数为正,乘3次10。每乘五回,把最后多少个的平头部分拷贝出来(4个比特),把它从倒数里删去,并基于一张表(Ph4~7中的2Be’-8Be’操作)转换成十进制的情势。各类十进制位(从高耸入云位起先)突显到输出面板上。每乘三次10,十进制显示中的指数箭头就左移一格地方。译者注

翻译注:说实话这一段没完全看懂,翻译或者与本意有出入。

9 总结

Z1的原型机毁于1943年1六月柏林(Berlin)一场盟军的轰炸中。最近已不能判定Z1的仿制品是否和原型一样。从现有的这个照片上看,原型机是个大块头,而且不那么「规则」。此处我们不得不相信祖思本人所言。但自身觉着,尽管她没怎么理由要在重建的经过中有发现地去「润色」Z1,记念却可能悄悄动着动作。祖思在1935~1938年间记下的那多少个笔记看起来与新兴的仿制品一致。据她所言,1941建成的Z3和Z1在设计上相当相似。

二十世纪80年代,西门子(收购了祖思的处理器公司)为重建Z1提供了财力。在两名学童的支援下,祖思在团结家中完成了拥有的建筑工作。建成将来,为便于起重机把机器吊起来,运送至德国首都,结果祖思家楼上拆掉了一局部墙。

重建的Z1是台优雅的微处理器,由众多的构件组成,但并不曾剩余。比如倒数ALU的输出可以仅由三个移位器实现,但祖思设置的这个移位器显然以较低的代价提升了算术运算的速率。我甚至发现,Z1的微机比Z3的更优雅,它更简单,更「原始」。祖思似乎是在运用了更简单、更牢靠的电话继电器之后,反而在CPU的尺码上「铺张浪费」。同样的事也时有发生在Z3几何年后的Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而总括机架构是基本均等的,即使它的授命更多。机械式的Z1从未能一贯正常运转,祖思本人后来也称之为「一条死胡同」。他曾开玩笑说,1989年Z1的仿制品这是一对一准确,因为原型机其实不可靠,尽管复制品也可靠不到哪去。可神奇的是,Z4为了节约继电器而采纳的机械式内存却不行可靠。1950~1955年间,Z4在瑞士联邦的特拉维夫联邦海洋大学(ETH
Zürich
)服役,其机械内存运行优秀\[7\]

最令自己惊呆的是,康拉德(Conrad)·祖思是何许年轻,就对电脑引擎给出了这般雅致的规划。在美利坚合众国,ENIAC或MARK
I团队都是由经验充裕的数学家和电子专家组成的,与此相反,祖思的做事孤立无援,他还尚无什么样实际经历。从架构上看,我们今日的电脑进与1938年的祖思机一致,反而与1945年的ENIAC不同。直到后来的EDVAC报告草案,以及冯·诺依曼和图灵开发的位串行机中,才引进了更优雅的系统布局。约翰(John)·冯·诺依曼(John
von
Neumann
)1926~1929年间居于德国首都,是柏林(Berlin)大学最青春的讲师(报酬直接来源学生学费的无薪高校教授)。那多少个年,Conrad·祖思和冯·诺依曼许能在不经意间相遇相识。在这疯狂席卷、这黑夜笼罩德意志此前,柏林(Berlin)本该有着许多的可能。

图20:祖思早期为Z1复制品设计的草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.
admin

网站地图xml地图